Cortex-M0 記憶體對齊硬錯誤實戰：微信硬體平台 Demo 除錯記錄

Cortex-M0 記憶體對齊硬錯誤實戰：微信硬體平台 Demo 除錯記錄

ARM Cortex-M0/M0+ 處理器採用 ARMv6-M 架構，**不支援非對齊記憶體存取**。任何 16-bit/32-bit 存取若位址未對齊至 2/4 位元組邊界，將觸發 HardFault 硬錯誤異常。本文記錄在微信硬體平台 (基於 nRF51822/Cortex-M0) 二次開發過程中，因 Protobuf 封裝長度變化導致結構體指標非對齊存取，引發間歇性死機的完整排查過程。

資料封裝結構

+----------------+----------------+------------------+------------------+
| 固定包頭 (8B)  | Protobuf 標籤 | BlueDemoHead (8B) | 業務負載 (N B)   |
+----------------+----------------+------------------+------------------+
      fix_head_len      可變(4~5B)       內部協議頭         實際資料

問題程式碼片段

typedef struct {
    uint8_t  m_magicCode[2];  // offset 0
    uint16_t m_version;       // offset 2
    uint16_t m_totalLength;   // offset 4
    uint16_t m_cmdid;         // offset 6  ← 關鍵成員
    uint16_t m_seq;           // offset 8
    uint16_t m_errorCode;     // offset 10
} BlueDemoHead;               // sizeof = 12 bytes (自然對齊)

// 解包流程中：
RecvDataPush *recvDatPush = epb_unpack_recv_data_push(data + fix_head_len, len - fix_head_len);
// recvDatPush->data.data 指向有效資料起始 (BlueDemoHead + 負載)

// 危險操作：直接強轉
BlueDemoHead *bledemohead = (BlueDemoHead *)recvDatPush->data.data;

if (ntohs(bledemohead->m_cmdid) == openLightPush) { ... }  // 存取 offset 6

對齊分析

• m_cmdid 在結構體內偏移 6 bytes，需 2-byte 對齊
• 若 bledemohead 位址為 奇數，則 &bledemohead->m_cmdid 為奇數位址 → 非對齊存取 → HardFault
• recvDatPush->data.data 位址 = data 基址 + fix_head_len + protobuf_tag_len

實測兩種場景

場景 A：正常 (資料量小)

• data 基址：0x20004388 (4-byte 對齊 ✓)
• fix_head_len = 8, protobuf_tag_len = 4
• 有效資料偏移 = 12 → 位址 0x20004394 (2-byte 對齊 ✓)
• bledemohead 2-byte 對齊 → m_cmdid 位址 0x2000439A 對齊 ✓

場景 B：死機 (資料量大 ≥150 bytes)

• data 基址：0x20004388 (同前)
• protobuf_tag_len 變為 5 bytes (Varint 編碼長度增長)
• 有效資料偏移 = 8 + 5 = 13 → 位址 0x20004395 (奇數位址 ✗)
• bledemohead 非 2-byte 對齊 → m_cmdid 位址 0x2000439B 非對齊 → HardFault

根本原因總結

1. Protobuf Varint 編碼導致標籤長度隨資料量變化 (4↔5 bytes)
2. 固定包頭長度固定 (8 bytes)
3. 總偏移 = 8 + tag_len，當 tag_len=5 時總偏移為奇數
4. 接收緩衝區基址偶數 → 有效資料起始位址奇數
5. 結構體成員 m_cmdid (offset 6) 要求 2-byte 對齊
6. Cortex-M0 硬體強制檢查 → HardFault

解決方案對比

最佳實踐程式碼

// 安全存取封裝函式
static inline uint16_t read_u16_unaligned(const uint8_t *ptr) {
    return (uint16_t)ptr[0] | ((uint16_t)ptr[1] << 8);  // 小端假設
}

static inline uint32_t read_u32_unaligned(const uint8_t *ptr) {
    return (uint32_t)ptr[0] | ((uint32_t)ptr[1] << 8) | ((uint32_t)ptr[2] << 16) | ((uint32_t)ptr[3] << 24);
}

// 使用範例
const uint8_t *payload = recvDatPush->data.data;
uint16_t cmdid = read_u16_unaligned(payload + 6);  // m_cmdid offset 6
if (ntohs(cmdid) == openLightPush) { ... }

延伸知識：Cortex-M 系列對齊行為差異

註：Cortex-M3 以上雖支援非對齊存取，但跨 64-bit 邊界或特定指令 (LDM/STM, LDRD/STRD) 仍可能故障。嵌入式開發建議**始終保證自然對齊**。

除錯技巧：快速定位 HardFault

1. 啟用 HardFault_Handler 保存 LR、PSP/MSP、CFSR (Configurable Fault Status Register)
2. CFSR bit 0 (UNALIGNED) = 1 確認為非對齊存取
3. 配合 BFAR (Bus Fault Address Register) 取得故障位址
4. 使用 arm-none-eabi-addr2line 將 PC 定位至原始碼行號

結語

此案例揭示了嵌入式系統中「協議解析邏輯」與「硬體記憶體模型」交互產生的隱性缺陷。**任何涉及外部資料 (網路封包、檔案、Flash) 直接強轉為結構體指標的操作，皆屬高風險行為**。建立「序列化/反序列化」介面層、使用 `memcpy` 或位元組組裝函式，是跨平台、高可靠性固件開發的基本功。