封裝的核心使命
- 保護： 隔離空氣雜質、濕氣、機械應力。
- 互聯： 將晶片焊墊通過引線/凸點引出，連接 PCB。
- 散熱： 提供熱傳導路徑。
- 標準化： 適配自動化貼片、測試、插座。
衡量指標： 晶片面積 / 封裝面積 → 越接近 1:1 越好；引腳越短越好（降低寄生電感/電阻）；封裝越薄越好（散熱、高度限制）。
封裝演進主線
| 維度 | 階段 1 | 階段 2 | 階段 3 | 階段 4 |
|---|
| 結構 | TO (金屬罐) | DIP (雙列直插) | PLCC / QFP (貼片) | BGA / CSP / Flip-Chip (球狀/無引腳) |
| 材料 | 金屬、陶瓷 | 陶瓷、塑料 | 塑料為主 | 塑料、有機基板 |
| 引腳形態 | 長引腳直插 | 短引腳貼片 | 鷗翼/J型 | 球狀凸點 / 無引腳 |
| 裝配方式 | 通孔插裝 (THT) | 表面貼裝 (SMT) | SMT | 直接安裝 / 3D 堆疊 |
主流封裝類型詳細檔案
直插類 (Through-Hole)
- DIP (Dual In-line Package)： 最經典，腳距 2.54mm，寬 15.2mm (標準)、7.62mm (Skinny)、10.16mm (Slim)。引腳 6~64。材質塑料/陶瓷。通用邏輯、存儲器、MCU。
- SDIP (Shrink DIP)： 腳距縮小至 1.778mm，體積減小，引腳 14~90。
- SIP / ZIP： 單列直插 / 之字形插腳，早期記憶體模組常見。
表面貼裝類 (SMT) — 引腳從四側引出
- SOP / SOIC / SO (Small Outline Package)： 鷗翼腳，腳距 1.27mm，寬體/窄體。引腳 8~44。最普及的中小規模 SMT 封裝。
- SSOP / TSSOP / VSOP / QSOP： SOP 縮小版，腳距 0.65mm/0.5mm/0.4mm，高度更低。高密度邏輯、記憶體。
- QFP (Quad Flat Package)： 四側鷗翼腳，腳距 1.0~0.3mm，引腳 32~304+。主流 MCU、DSP、ASSP 封裝。
- LQFP (1.4mm 高)、TQFP (1.0mm 高) — 按厚度分級。
- BQFP (角部緩衝墊)、GQFP (樹脂保護環)、TPQFP (測試凸點) — 防彎曲改進版。
- PLCC / QFJ (J-Leaded)： J 型腳，四側引出，腳距 1.27mm，引腳 18~84。不易變形，但焊後檢查難。早期 DRAM、CPLD 常用。
無引腳 / 球柵陣列類 (高密度、高性能)
- BGA (Ball Grid Array)： 底部球狀凸點陣列，腳距 1.5~0.5mm，引腳 200~1000+。無引腳變形煩惱，電氣/熱性能優。主流 CPU、GPU、FPGA、大容量存儲。
- PBGA (塑料)、CBGA (陶瓷)、TBGA (帶載)、FCBGA (倒裝晶片)。
- OMPAC (模壓)、GPAC (灌封) — Motorola 稱呼。
- QFN / LCC / MLF (Quad Flat No-leads)： 底部邊緣電極觸點，無引腳，體積極小，厚度極薄 (0.8~1.0mm)。腳距 0.5~0.4mm，引腳 14~100。功率器件、RF、藍牙/WiFi 模組首選。需 X-Ray 檢測焊接質量。
- CSP (Chip Scale Package)： 封裝尺寸 ≤ 1.2x 晶片尺寸。本質是微型 BGA 或 Flip-Chip。手機、穿戴設備核心器件。
- Flip-Chip (倒裝晶片)： 晶片正面朝下，凸點直連基板。最小、最薄、高頻性能最佳。需解決 CTE 匹配、底部填充可靠性。
特殊/衍生封裝
- COB (Chip On Board)： 裸晶片直貼 PCB，引線鍵合，環氧樹脂封裝。成本最低，密度一般。玩具、家電、LED 燈珠。
- MCM (Multi-Chip Module)： 多裸晶片共基板。MCM-L (PCB基)、MCM-C (陶瓷厚膜)、MCM-D (薄膜)。高集成、異構集成 (CPU+Memory+RF)。
- TCP / COF (Tape Carrier Package / Chip On Film)： 柔性電路板載封裝。LCD 驅動 IC、攝像頭模組。
- PGA / LGA： 底部針柵 / 觸點陣列。高端服務器 CPU、FPGA。LGA 無針腳，插座成本高但信號完整性好。
封裝代碼命名規則速查
| 前綴 | 含義 | 例子 |
|---|
| P- / PL- | 塑料 | PDIP, PLCC |
| C- / CD- | 陶瓷 | CDIP, Cerdip |
| H- | 帶散熱器 | HSOP, HQFP |
| T- / TS- | 薄型 | TSOP, TQFP |
| S- / SS- | 縮小型 | SSOP, SDIP |
| L- | 低矮型 | LQFP |
| Q- | 四側引腳 | QFP, QFN, QFJ |
| B- | 球柵陣列 | BGA |
| F- | 扁平 / 倒裝 | FQFP, Flip-Chip |
選型決策樹（簡化版）
- 產品形態： 手機/穿戴 → CSP/WLCSP/QFN；IoT 模組 → QFN/BGA；工控板卡 → LQFP/TQFP/BGA；通用 MCU → LQFP/QFN。
- 腳位數： <50 → QFN/TSSOP；50~200 → LQFP/TQFP；>200 → BGA。
- 功耗/散熱： >1W → 帶散熱鰭/裸露焊盤 QFN、BGA、HSOP；<0.5W → 標準塑封即可。
- 組裝能力： 無 X-Ray/回流焊 → 避開 BGA/QFN，選 QFP/LQFP；有完整 SMT 線 → BGA/QFN 可用。
- 成本敏感度： 極致控成本 → COB、PDIP、SOP；性能優先 → BGA、Flip-Chip、CSP。
- 可靠性等級： 軍工/航天/汽車 → 陶瓷封裝 (CQFP, CDIP)、高可靠 BGA、裸片堆疊 MCM-C/D。
總結
封裝技術史是摩爾定律在「互聯與散熱」維度的投影。從 DIP 到 BGA、CSP、Flip-Chip、3D 堆疊，核心始終是：**在有限體積內，用最短路徑連接最多 I/O，並高效導出熱量**。工程師選型時，除查 DataSheet 電氣參數，必須結合**製程能力、成本目標、可靠性等級、供應鏈穩定性**綜合決策。沒有最好封裝，只有最適合當下專案的封裝。
