Altium Designer 覆銅被元件外框阻擋導致銅皮蝕刻異常的解決方案

問題描述

在 Altium Designer (AD) 進行銅覆蓋操作時，排針、電阻等元件邊框上的黃色絲印線條會阻礙銅皮的覆蓋範圍。這導致在蝕刻製程中，本應被銅皮覆蓋的區域因被絲印框「擋住」而暴露出來，最終被蝕刻掉，造成銅皮缺失、網路斷路或短路風險。

原因分析

AD 的 Polygon Pour（銅覆蓋）預設會遵守「間隙規則」。元件封裝中的 Courtyard（外框）或絲印層繪製的矩形框，若設定為「障礙物」或間隙規則優先級較高，銅皮就無法澆注到該框內部。尤其常見於腳位較密的連接器、排針封裝，其 Courtyard 往往比實際焊盤範圍大得多。

解決方法

方法一：調整封裝的 Courtyard 範圍（推薦）

1. 打開該元件的封裝編輯器。
2. 選中 Courtyard 圖元，縮小其範圍，使其緊貼焊盤外緣，或直接刪除不必要的 Courtyard 矩形框。
3. 保存封裝並更新 PCB 庫，重新覆銅即可。

方法二：修改覆銅規則

1. 在 PCB 編輯器中，依序點選 Design → Rules → Clearance。
2. 新增一條規則，Object Match 選擇「Polygon Pour」與「Courtyard」或「Silkscreen」。
3. 將間隙值設為 0，或取消勾選「Apply to Courtyard」。
4. 執行 Tools → Polygon Pours → Repour All 重新覆銅。

方法三：使用「Remove Dead Copper」選項

在 Polygon Pour 管理器中，勾選「Remove Dead Copper」並設定最小面積，可自動清除被隔離的銅皮小島，但需注意不要誤刪必要銅皮。

預防建議

• 建立元件庫時，務必檢查 Courtyard 是否過大，避免遮擋銅皮。
• 覆銅前先運行 DRC 檢查，確認無間隙違規。
• 重要電源/地平面建議手動繪製 Polygon，而非完全依賴自動覆銅。