單片機通訊波特率選擇：為何不盡可能高？平衡速度與穩定性

核心矛盾

波特率越高，單位時間傳輸位數越多，理論速度越快。但實際中過高波特率導致信號完整性下降：

• 時鐘誤差累積：雙方晶振頻率偏差（如 ±50ppm）在高波特率下導致采樣點偏移，產生幀錯誤。
• 線路衰減與干擾：長線傳輸高頻信號衰減嚴重，邊沿變緩，易誤觸發。
• 硬件采樣窗口：UART 控制器過采樣倍數固定（通常 16x），波特率過高使單位位時間接近時鐘周期，邊沿檢測不可靠。

工程選擇原則

1. 匹配雙方設備支持的最高公共波特率（查閱數據手冊）。
2. 預留裕度：實際通訊波特率 ≤ 理論最大值的 50%-80%。
3. 常用經驗值：
   • 短距 PCB 板級：115200, 230400, 460800, 921600。
   • 長距離（>1m）或有干擾環境：9600, 19200, 38400, 57600。
4. 驗證方法：發送已知數據包（如 0x55, 0xAA），統計錯誤碼率（BER），目標 < 10^-6。

類比

如開車：高速公路限速 120km/h，雖然車能跑 200，但為安全（信號穩定）必須限速。